您当前的位置:检测资讯 > 科研开发

如何设计混合集成电路的电磁兼容

嘉峪检测网        2019-08-29 11:01

本文详细阐述了混合集成电路电磁干扰产生的原因,并结合混合集成电路的工艺特点提出了系统电磁兼容设计中应注意的问 题和采取的具体措施,为提高混合集成电路的电磁兼容性奠定了基础。 

 

 1 引言

混合集成电路(Hybrid Integrated Circuit)是由半导体集成工艺与厚(薄)膜工艺结合而制成的集成电路。混合集成电 路是在基片上用成膜方法制作厚膜或薄膜元件及其互连线,并在同一基片上将分立的半导体芯片、单片集成电路或微型元件混合 组装,再外加封装而成。具有组装密度大、可靠性高、电性能好等特点。随着电路板尺寸变小、布线密度加大以及工作频率的?#27426;?#25552;高,电路中的电磁干扰现象也越来越突出,电磁兼容问题也就成 为一个电子系统能否正常工作的关键。电路板的电磁兼容设计成为系统设计的关键。

 

2 电磁兼容原理 

 

电磁兼容是指电子设备和电源在一定的电磁干扰环境下正常可靠工作的能力,同时也是电子设备和电源限制自身产生电磁干 扰和避免干扰周围其它电子设备的能力。任何一个电磁干扰的发生必须具备三个基本条件:首先要具备干扰源,也就是产生有害电磁场的装置或设备;其?#38382;?#35201;具有传 播干扰的途径,通常认为有两种方式:传导耦合方式和辐射耦合方式,第三是要有?#36164;?#24178;扰的敏感设备。因此,解决电磁兼容性问题 应针对电磁干扰的三要素,逐一进行解决:减小干扰发生元件的干扰强度;切?#32454;?#25200;的传播途径;降低系统对干扰的敏感程?#21462;?nbsp;  

 

混合集成电路设计中存在的电磁干扰有: 传导干扰、串音干扰以及辐射干扰。在解决EMI问题时,首先应确定发射源的耦合 途径是传导的、辐射的,还是串音。如果一个高幅度的瞬变电流或快速上升的电压出现在靠近载?#34892;?#21495;的导体附近,电磁干扰的 问题主要是串音。如果干扰源和敏感器件之间?#22411;?#25972;的电路连接,则是传导干扰。而在两根传输高频信号的平行导线之间则会产 生辐射干扰。  

 

3 电磁兼容设计   

 

在混合集成电路电磁兼容性设计时首先要做功能性检验,在方案已确定的电路中检验电磁兼容性指标能否满足要求,若不满 足就要修改?#38382;?#26469;达到指标,如发射功率、工作频率、重新选择器件?#21462;?#20854;?#38382;?#20570;防护性设计,包括?#30636;ā?#23631;蔽、接地与搭接设 计?#21462;?#31532;三是做布局的调整性设计,包括总体布局的检验,元器件及导线的布局检验?#21462;?#36890;常,电路的电磁兼容性设计包括:工 艺和部件的选择、电路布局及导线的布设?#21462;!?/span>

 

3.1工艺和部件的选取   

 

混合集成电路有三种制造工艺可供选择,单层薄膜、多层厚膜和多层?#37319;?#21402;膜。薄膜工艺能够生产高密度混合电路所需的小 尺寸、低功率和高电流密度的元器件,具有高质量、稳定、可靠和灵特点,适合于高速高频和高封装密度的电路中。但只能 做单层布线且成本?#32454;摺?#22810;层厚膜工艺能够以?#31995;?#30340;成本制造多层互连电路,从电磁兼容的角度来说,多层布线可以减小线路板 的电磁辐射并提高线路板的抗干扰能力。因为可以设置专门的电源层和地层,使信号与地线之间的距离仅为层间距离。这样,板 上所?#34892;?#21495;的回路面积就可以降至最小,从而?#34892;?#20943;小差模辐射。  

 

其中多层?#37319;?#21402;膜工艺具有更多的优点,是目前无源集成的主流技术。它可以实现更多层的布线,?#23376;?#20869;埋元器件,提高组 装密度,具有良好的高频特性和高速传输特性。此外,与薄膜技术具有良好的兼容性,二者结合可实现更高组装密度和更好性能 的混合多层电路。  

 

混合电路中的?#24615;?#22120;件一般选用裸芯片,没有裸芯片时可选用相应的封装好的芯片,为得到最好的EMC特性,尽量选用表贴 式芯片。选择芯片时在满足产品技术指标的前提下,尽量选用低速时钟在 HC能用?#26412;?#19981;使用AC,CMOS4000能行就不用HC。电容 应具?#26800;?#30340;等效串联电阻,这样可以避免对信号造成大的衰减。混合电路的封装可采用可伐金属的底座和壳盖,平行缝焊,具有很好的屏蔽作用。

 

3.2电路的布局   

 

在进行混合微电路的布局划分时,首先要考虑三个主要因素:输入/输出引脚的个数,器件密度和功耗。一个实用的规则是 片状元件所占面积为基片的20% ,?#31185;?#26041;英寸耗散功率不大于2W。在器件布置方面,原则上应将相互有关的器件尽?#38752;?#36817;,将数字电路、模拟电路及电源电路分别放置,将高频电路与低频电 路分开。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。对时钟电路和高频电路等主要干扰和辐射源应单 独安排,远离敏感电路。输入输出芯片要位于接近混合电路封装的I/O出口处。高频元器件尽可能缩短连线,以减少分布?#38382;?#21644;相互间的电磁干扰,?#36164;?#24178;扰元器件不能相互离得太近,输入输出尽量远离 。震荡器尽可能靠近使用时钟芯片的位置,并远离信号接口和低电平信号芯片。元器件要与基片的一边平行或垂直,尽可能使元 器件平行排列,这样不仅会减小元器件之间的分布?#38382;?#20063;符合混合电路的制造工艺,?#23376;?#29983;产。在混合电路基片上电源和接地的引出焊盘应对称布置,最好均匀地分布许多电源和接地的I/O连接。裸芯片的贴装区连接到最 负的电位平面。在选用多层混合电路时,电路板的层间安排随着具体电路改变,但一般具有以下特征。 

 

(1)电源和地层分配在内层,可视为屏蔽层,可以很好地抑制电路板上固有的?#26448;F干扰,减小高频电源的分布阻抗。 

 

(2)板内电源平面和地平面尽量相互邻近,一般地平面在电源平面之上,这样可以利用层间电容作为电源的平滑电容,同 时接地平面对电源平面分布的辐射电流起到屏蔽作用。 

 

(3)布线层应尽量安排与电源或地平面相邻以产生通量对消作用。  

 

3.3导线的布局   

 

在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间 形成干扰,可能会导致更多的电磁兼容问题。因此,良好的布线是决定设计成功的关键。  

 

3.3.1 地线的布局   

 

地线不仅是电路工作的电位参考点,还可以作为信号的低阻?#22815;?#36335;。地线上较常见的干扰就是地环路电流导致的地环路干扰 。解决好这一类干扰问题,就等于解决了大部分的电磁兼容问题。地线上的噪音主要对数字电路的地电平造成影响,而数字电路 输出低电平时,对地线的噪声更为敏?#23567;?#22320;线上的干扰不仅可能引起电路的误动作,还会造成传导和辐射发射。因此,减小这些 干扰的重点就在于尽可能地减小地线的阻抗(对于数字电路,减小地线电感尤为重要)。地线的布局要注意以?#24405;?#28857;[3]:  

 

(1)根据不同的电源电压,数字电路和模拟电路分别设置地线。  

 

(2)公共地线尽可能加粗。在采用多层厚膜工艺时,可专门设置地线面,这样有助于减小环路面积,同时也降低了接受天 线的效率。并且可作为信号线的屏蔽体。  

 

(3)应避免梳状地线,这种结构使信号回流环路很大,会增加辐射和敏感度,并且芯片之间的公共阻抗?#37096;?#33021;造成电路的 误操作。  

 

(4)板上装有多个芯片时,地线上会出现较大的电位差,应把地线设计成封闭环路,提高电路的噪声容限。  

 

(5)同?#26412;?#26377;模拟和数字功能的电路板,模拟地和数字地通常是分离的,只在电源处连接。

 

3.3.2 电源线的布局   

 

一般而言,除直接由电磁辐射引起的干扰外,经由电源线引起的电磁干扰最为常见。因此电源线的布局也很重要,通常应遵 守以下规则[3,4]。  

 

(1)电源线尽可能靠近地线以减小供电环路面积,差模辐射小,有助于减小电路交扰。不同电源的供电环路不要相互重叠 。  

 

(2)采用多层工艺时,模拟电源和数字电源分开,避免相互干扰。不要把数字电源与模拟电源重叠放置,否则?#31361;?#20135;生耦 合电容,破坏分离?#21462;! ?/span>

 

(3)电源平面与地平面可采用完全介质隔离,频率和速度很高时,应选用低介电常数的介?#24335;?#26009;。电源平面应靠近接地平 面,并安排在接地平面之下,对电源平面分布的辐射电流起到屏蔽作用。  

 

(4)芯片的电源引脚和地线引脚之间应进行去耦。去耦电容采用0.01uF的片式电容,应贴近芯片安装,使去耦电容的回路 面积尽可能减小。  

 

(5)选用贴片式芯片时,尽量选用电源引脚与地引脚靠得较近的芯片,可以进一步减小去耦电容的供电回路面积,有利于 实现电磁兼容。  

 

3.3.3信号线的布局   

 

在使用单层薄膜工艺时,一个简便适用的方法是先布好地线,然后将关键信号,如高速时钟信号或敏感电路靠近它们的地回路布置,最后对其它电路布线。信号线的布置最好根据信号的流向顺序排,使电路板上的信号走向流畅。如果要把EMI减到最小,就让信号线尽?#38752;?#36817;与它构成的回流信号线,使回路面积尽可能小,以免发生辐射干扰。低电平信 号通道不能靠近高电平信号通道和无?#30636;?#30340;电源线,对噪声敏感的布线不要与大电流、高速开关线平行。如果可能,把所有关键 走线都布置成带状线。不相容的信号线(数字与模拟、高速与低速、大电流与小电流、高电压与低电压等)应相互远离,不要平 行走线。信号间的串扰对相邻平行走线的长度和走线间距极其敏感,所以尽量使高速信号线与其它平行信号线间距拉大且平行长 度缩小。  

 

导带的电感与其长度?#32479;?#24230;的对数成正比,与其宽度的对数成反?#21462;?#22240;此,导带要尽可能短,同一元件的各条地址线或数据 线尽可能保持长度一致,作为电路输入输出的导线尽量避免相邻平行最好在之间加接地线,可?#34892;?#25233;制串扰。低速信号的布线 密度可以相对大些,高速信号的布线密度应尽量小。 

 

在多层厚膜工艺中,除了遵守单层布线的规则外还应注意:尽量设计单独的地线面,信号层安排与地层相邻。不能使用时,必 须在高频或敏感电路的邻近设置一根地线。分布在不同层上的信号线向应相互垂直,这样可以减少线间的电场和磁场耦合干扰 ;同一层上的信号线保持一定间距,最好用相应地线回路隔离,减少线间信号串扰。每一条高速信号线要限制在同一层上。信号 线不要离基片边缘太近,否则会引起特征阻抗变化,而且容易产生边缘场,增加向外的辐射。 

 

3.3.4 时钟线路的布局   

 

时钟电路在数字电路中?#21152;?#37325;要地位,同时又是产生电磁辐射的主要来?#30784;?#19968;个具有2ns上升沿的时钟信号辐射能量的频谱 可达160MHz。因此设计好时钟电路是保证达到整个电路电磁兼容的关键关于时钟电路的布局,有以下注意事项:  

 

(1)不要采用菊花链结构传送时钟信号,而应采用星型结构,?#27492;?#26377;的时钟负载直接与时钟功?#26159;?#21160;器相互连接。  

 

(2)所有连接晶振输入/ 输出端的导带尽量短,以减少噪声干扰及分布电容对晶振的影响。 

 

(3)晶振电容地线应使用尽?#38752;?#32780;短的导带连接?#30103;?#20214;上;离晶振最近的数字地引脚,应尽量减少过孔。

 

如何设计混合集成电路的电磁兼容

 
分享到:

来源:Internet

相关新闻:

图卢兹巴黎
星空娱乐怎么玩 时时彩定位胆是什么 北京pk10走势图表 为什么倍投还是会输了 足球比分直播 3d组选包胆中了多少钱 三人斗地主下载 奔驰彩票官网 重庆时时彩开奖视频直播 赌大小从20的稳赢方案 北京pk拾赛车计划软件 福建时时软件app福建 精选三肖六码图片 牌九数学压庄公式 火龙果计划软件官网手机版 重庆时时开彩结果